Патенты с меткой «матриц»

Расширительная матрица для изготовления металлических емкостей и система матриц

Загрузка...

Номер патента: 18405

Опубликовано: 30.07.2013

Авторы: Дик Роберт И., Федуса Энтони, Майерс Гэри Л.

МПК: B21D 51/26, B65D 1/16

Метки: изготовления, расширительная, система, матрица, емкостей, металлических, матриц

Формула / Реферат:

1. Расширительная матрица для изготовления металлических емкостей, содержащаярабочую поверхность, выполненную с возможностью расширения диаметра металлической емкости, имеющей закрытое дно, причем рабочая поверхность содержит постепенно расширяющуюся часть и поясок; ичасть с выточкой;причем поясок расположен между постепенно расширяющейся частью и частью с выточкой и наружный диаметр пояска является максимальным диаметром матрицы;причем часть с...

Способ закалки матриц разделительных штампов

Загрузка...

Номер патента: 17502

Опубликовано: 30.01.2013

Автор: Вершина Алексей Константинович

МПК: C21D 1/10

Метки: штампов, разделительных, матриц, закалки, способ

Формула / Реферат:

Способ закалки матриц разделительных штампов преимущественно из инструментально-углеродистой стали, включающий предварительное нанесение по закаливаемому контуру токопроводящей массы, индукционный нагрев посредством индуктора, погруженного в закалочную жидкость, и охлаждение, отличающийся тем, что токопроводящую массу наносят на поясок рабочего окна матрицы местно на переходных участках режущего контура матрицы, а в качестве токопроводящей массы...

Способ иерархического кэширования конфигурационных данных потоковых процессоров и микросхем с двух- или многомерной структурой расположения программируемых ячеек (программируемых пользователем вентильных матриц (ппвм), динамически программируемых вентильных матриц (дпвм) и т.п.)

Загрузка...

Номер патента: 3406

Опубликовано: 24.04.2003

Авторы: Форбах Мартин, Мюнх Роберт

МПК: G06F 15/78

Метки: двух, потоковых, способ, иерархического, программируемых, многомерной, ппвм, процессоров, структурой, матриц, кэширования, данных, т.п, расположения, ячеек, конфигурационных, динамически, дпвм, вентильных, микросхем, пользователем

Формула / Реферат:

1. Способ кэширования команд в состоящих из нескольких арифметическо-логических устройств (АЛУ) микропроцессорах и в микросхемах с двух- или многомерной структурой расположения ячеек (например, программируемых пользователем вентильных матриц (ППВМ), динамически программируемых вентильных матриц (ДПВМ), потоковых процессоров (ПП) и т.п.), отличающийся тем, что 1.1. несколько ячеек и арифметическо-логических устройств (конфигурируемых элементов...